数字电路基础D0604可编程阵列逻辑模板

6.4可编程阵列逻辑
可编程阵列逻辑(ProgrammableArray Logic，PAL)是20世纪70年代末期推出产品，PAL采取双极型工艺，熔丝编程方法。

6.4.1PAL 基础结构

PAL器件由可编程和阵列，不能够编程或阵列和输出电路三部分组成。图6-4-l所表示是PAL基础门阵列结构，有3个输入I。Il、I2，6个乘积项，3个输出，习惯表示 为3×6×3PAL。由图可见，在未编程前，和阵列交叉点上全方面有×，表示全部有熔丝接通。编程将无用熔丝熔断，即得到所需电路。或阵列交叉点上全画有·，为硬线连接，不 能够编程。

图6-4-2所表示为PAL编程后电路结构图，其逻辑函数表示式为：

多种型号PAL器件基础门阵列结构是相同，为了增加使用灵活性及扩展器件功 能，PAL器件有多个不一样输出和反馈结构。

6.4.2 PAL 输出和反馈结构
1．基础组合输出结构
基础组合输出结构也称为专用输出结构，图6-4-3所表示。图中输出部分采取或非门，相当于在PAL基础结构基础上加入反相器，输出为低电平有效。假如输出部分没有加反相器，是或门输出，输出高电平有效。有些PAL器件输出端采取互补输出结构。基础组合输出结构PAL特点是全部设置输出端只能作输出使用，输出只有输入来决定，适适用于组合逻辑电路。PALl0H8、PALl0L8、PALl6Cl等等全部属于基础组合输出结构PAL器件。

2．可编程输入输出结构

可编程输入输出结构图6-4-4所表示。

输出端接一个可编程控制三态缓冲器Gl。 三态缓冲器Gl控制信号EN由最上面一个和门乘积项控制。若EN＝0；三态缓冲器G1处于高阻态，I／O端作为输人端用，经过G2送入信号；若EN＝l，三态缓冲器被选通，I／O端作为输出端用，三态缓冲器G2作反馈缓冲器用，将输出反馈回输入。反馈能否起作用，由和门编程决定。PAL20L10、PAL16L8等等属于可编程输入输出结构PAL器件。

3．寄存器输出结构
在输出三态缓冲器和和一或逻辑阵列之间串进了D触发器组成寄存器，触发器状态 经过互补输出缓冲器反馈到和逻辑阵列输入端,图6-4-5所表示。

当CP上升沿抵达时，将或门输出(乘积项之和)存人D触发器，并经过三态缓冲器Gl送至输出端。经过G2将Q非端输出信号反馈到和门阵列。这么PAL器件就有了记忆功效，能够实现时序电路功效。

为了轻易实现对寄存器状态保持操作，借助异或功效，寄存器输出结构还有另外一个形式，即在输出部分增加异或门，异或输出结构图6-4-6所表示。PALl6R4、PALl6R8等等属于寄存器输出结构PAL器件。

4.算术反馈结构

反馈量，并送到和门阵列输入端。

6.4.3PAL 应用
PAL 不仅可实现组合逻辑电路，也能够实现时序逻辑电路。下面以PALl6L8为例，介绍PAL器件应用。PALl618有16个输入端，8个输出端，输出低电平有效。

[例6-4-1]用PAL16L实现4位二进制码到格雷码转换。

解:因为PAL和阵列可编程，所以需求出输出函数最简和或式。PALl6L8输出低电平有效，应求出输出反函数最简和或式。由表6-l-3利用卡诺图化简，得到输出反函数 最简和或式。

3

B 3



B 3

G



G

2



B 3

B

2

B

2

G 1



B

2

B 1



B

2

B 1

G

0



B 1

B

0



B 1

B 0

PAL器件或门阵列固定不能编程；或门阵列无信号输入端应为0，电路中全部输入变量乘积，应恒为0，。因为PAL16L8输出为三态门输出，故需要输出电路中最上面和项为高电平时，输出才有效。画出PAL阵列结构图6-4-8所表示。