通信原理实验十六 FSK调制解调实验1

一、实验目的

1、 了解FSK调制、解调原理。 2、 熟悉锁相环芯片CD4046工作原理。 3、 掌握FSK调制、解调的电路实现方法。

二、实验仪器

1、 计算机 一台 2、 通信基础实验箱 一台 3、 100MHz示波器 一台 4、 螺丝刀 一把

三、实验原理

采用CD4046集成块的VCO电路作为FSK调制器，原理框图如图1所示。

伪码发生器9可变衰减器CD4046VCO4FSK输出

图16-1 FSK调制原理框图

伪码发生器作为信号源，信码的0、1电平控制压控振荡器，产生频率交变的FSK信号。通过可变衰减器将信号衰减，可达到改变调制指数目的。其中CD4046的9脚是VCO控制端，4脚是VCO输出端。输出频率可定800Kc左右。

FSK解调原理框图如图16-2所示，采用锁相环法。锁相环路由CD4046芯片（鉴相器、压控振荡器）和芯片外接的电阻电容（环路滤波器）构成。当环路锁定时，FSK调制输入信号的频率与压控振荡器输出信号的频率相同，因此，结合FSK调制原理可知，压控振荡器的控制电压即为FSK解调输出信号。

CD4046引脚图：

TOP VIEWPHASE PULSESPHASE COMP I OUTCOMPARATOR INVCO OUTINHIBITC1（1）C1（2）VSS123161514VDDZENORSIGNAL INPHASE COMP II OUTR2 TO VSSR1 TO VSSDEMODULATOR OUTVCO INCD4045678131211109 CD4046内部结构图：

SIGNAL14 IN16VDDCOMPARATOR IN3CD4046BPHASE COMPARATOR IPHASE COMP I OUT2PHASE COMP II OUT131鱉PHASE COMPARATOR II4PHASE PULSESVCO IN9R3C1VSSVSS671112R1VCOSOURCE FOLLOWERDEMODULATOROUT10VSSR2INHIBIT5815VSSVSSZENOR

四、实验内容及步骤

1、在MAXPLUSⅡ设计平台下进行电路设计

用作FSK调制的nrz信号源电路如图16-3所示。

图16-3 FSK调制nrz信号源电路

FPGA引脚定义：

CLK 83 脚（高频时钟输入16.9344Mc） CLK_OUT 37 脚（分频时钟）

NRZ1 39 脚（内部NRZ信号源，用来测试）

NRZ2 脚（内部NRZ信号源，送到VCO电路）

2、实验板设置 2.1 FPGA设置

(1) 接通SW_6

(2) K2的“1”脚置“ON”，将16.9344MHz时钟信号送到FPGA的第83

脚（全局时钟）

2.2 FSK调制部分设置

(1) 用跳线短接J19 1-2，将NRZ码送到可调电阻W4。

(2) 调整W4可改变NRZ信号的幅度，即改变调制指数，首先将W4调整到

零。

(3) 接通SW_15，给CD4046芯片供电。

(4) 用示波器测试J20 3脚（CD4046 4脚）为FSK载波信号。 (5) 微调可变电容CC2，使频率为800KHz左右。

(6) 用跳线短接J20 2-3，将FSK载波信号送到第二块CD4046 14脚。 2.3 FSK解调部分设置

(1) 用跳线接通J21的二个跳线，将VCO输出送到鉴相器、鉴相器输出送

到环路滤波器。

(2) 用跳线短接J22 3（环路滤波器滤波电容选择）。

(3) 用频率计测试T30，用无感螺丝钉微调CC3使VCO频率接近于FSK载波

频率。

(4) 再微调W5使锁相环锁定。环路是否锁定，可观察T31是否为周期性信

号。

(5) 在锁相环锁定后，再调整W4，慢慢地改变NRZ信号的幅度，同时用示

波器观察T32为FSK解调输出。

(6) 加大调制指数，用示波器仔细测试T32解调输出。 3、将实验电路.pof文件配置到FPGA芯片

(1) 将BYTBLASTER一端连接到计算机并行口，另一端连接到实验板

BYTBLASTER1口。 (2) 接通电源。

(3) 在MAXPLUSⅡ菜单下选Programmer，然后点击Program开始下载。 (4) 用示波器测试FSK调制、解调部分电路各信号

五、实验报告内容要求

1、 用CD4046芯片实现FSK调制、解调原理说明 2、 画出FSK调制、解调实现原理框图

3、 电路调试过程描述及相关测量信号记录和分析